SK채용 공식블로그

SK실트론의 웨이퍼 이야기 (제 1장)

'반도체 8대 공정', 한 번씩은 들어 보셨을 것으로 생각하는데요! 바로 이 8대 공정의 시작이자 첫 번째 단계를 웨이퍼(Wafer) 공정이라 합니다.

SK실트론 채용 소식을 기다리고 있는 예비 Pro님들! 다른 공정들에 비해 웨이퍼(Wafer) 공정에 대한 정보를 찾기 어려우셨나요? 걱정하지 마세요. SK실트론은 신입사원 입문 교육, 온라인 기술 기본과정 등 신입사원을 위한 웨이퍼 공정 교육을 시행하고 있으니까요!

오늘은 에디터가 여러분을 위해 신입사원 과정을 일부 짧게 요약해서 가져왔으니, 지금부터 웨이퍼에 대해 하나씩 함께 알아봅시다!

SK Careers Editor 이현정

 

 

 

 

먼저, 웨이퍼 반도체 칩을 만드는 토대가 되는 얇은 원판을 의미합니다. 웨이퍼 위에 전자회로를 새기는 공정을 거쳐 반도체 칩이 만들어지는 것이죠.

이러한 웨이퍼는 실리콘(Si) 웨이퍼, 실리콘카바이드(SiC) 웨이퍼, 갈륨아세나이드(GaAs) 웨이퍼 등 종류가 다양합니다. 다양한 종류의 웨이퍼(Wafer) 중에서도 실리콘 웨이퍼가 가장 많이 사용되고 있다고 합니다. 그래서! 이번 웨이퍼 이야기에서는 SK실트론의 주력 사업이자 가장 많이 사용되고 있는 실리콘 웨이퍼를 중심으로 살펴보려 합니다.

 

 

먼저, 실리콘 웨이퍼는 어떤 재료로 만들어지는 걸까요? 실리콘 웨이퍼라는 이름만 봐도 알 수 있듯이, 실리콘 웨이퍼의 원재료는 폴리실리콘, 쉽게 말해서 다결정 실리콘입니다. 폴리실리콘은 순도에 따라 용도가 달라지기도 하는데요, 순도가 11N(99.999999999%)급 이상일 경우에는 반도체용으로 쓰이고, 6N(99.9999%)급 이상이면 태양전지용 Solar cell 기판을 만드는 데 사용할 수 있습니다.

 

그렇다면 실리콘 웨이퍼가 가장 많이 사용되는 이유는 무엇일까요? 첫 번째 이유는 다른 재료에 비해 제조 비용이 상대적으로 저렴하기 때문입니다. 폴리실리콘의 주요 성분인 규소(Si)는 지구상에서 두 번째로 많이 존재하는 원소인데요. 그만큼 상대적으로 가격이 저렴하고, 구하기 쉽다는 장점이 있습니다. 두 번째 이유는 온도 변화에 따른 물리적, 기계적 성질 변화가 적기 때문입니다. 고온에서 진행되는 반도체 공정을 견딜 수 있고, 200의 고온에서도 소자가 동작할 수 있다는 장점이 있습니다.

 

 

위 그림은 반도체 8대 공정의 마지막 단계인 패키징(Packaging) 공정직전의 웨이퍼를 나타낸 그림인데요. 전공정을 통해 완성된 웨이퍼의 반도체 칩을 낱개로 하나하나 잘라내기 전의 모습입니다. 이때의 각각의 명칭은 다음과 같이 구분할 수 있습니다.

 

(1) 웨이퍼(Wafer): 반도체 칩의 핵심 재료로, 집적회로를 형성하기 위해 기본이 되는 원형의 판을 의미합니다.

(2) 노치(Notch): 웨이퍼가 완전한 원형이라면 공정 과정에서 웨이퍼의 수직, 수평, 결정 방향 등을 판단하기 어려울 것입니다. 노치는 웨이퍼의 구조를 구별하기 위해 만든 영역으로, 웨이퍼 가공 시 기준선이 됩니다.

(3) 다이(Die): 웨이퍼 위에 밀집되어 있는 작은 사각형 각각이 전자회로가 집적된 반도체 칩입니다. , 집적회로가 있는 부분을 다이라 합니다.

(4) 스크라이브 라인(Scribe Line): 다이와 다이 사이의 간격을 의미합니다. 웨이퍼 가공이 끝난 후 다이를 각각 하나씩 잘라야 하는데, 이때 다이와 다이 사이에 여유 공간이 없다면 다이가 잘려 나갈 수도 있기 때문에 스크라이브 라인을 두고 다이를 배치해야 합니다.

 

 

 

 

지금까지 웨이퍼의 정의, 재료, 명칭까지 살펴보았는데요! SK실트론이 만드는 웨이퍼의 종류와 쓰임새에 대해 조금 더 알아볼까요?

 

 

SK실트론은 크게 2가지 종류의 실리콘 웨이퍼를 제조하고 있습니다.

첫 번째로, Polished Wafer는 고순도의 다결정 실리콘으로부터 용융, 결정성장, 절단, 연마, 세정 과정을 거쳐 제조된 웨이퍼입니다. 200mm/300mm 직경으로 생산되며, 주로 DRAM/NAND Flash Memory와 같은 메모리 반도체의 제조에 사용됩니다.

두 번째로, Epitaxial Wafer Polished Wafer 위에 실리콘 단결정 층을 증착한 웨이퍼입니다. EPI 웨이퍼라고도 불리며, Polished Wafer와 같이 200mm/300mm 직경으로 생산됩니다. Logic Device CMOS 이미지센서 등 비메모리 반도체의 제조에 사용됩니다.

 

 

 

 

지금까지 웨이퍼의 정의부터 재료, 명칭까지 살펴보았는데요! 여기서 끝이 아닙니다. 웨이퍼가 어떤 공정을 거쳐 만들어지는지, 핵심만 콕콕 짚어 정리한 웨이퍼 제조 공정 이야기! 다음편에 계속된답니다! 그럼 다음편에서 다시 만나요~!

 

 

 

 

Posted by SK Careers Journal skcareers

댓글을 달아 주세요

  1. 560 2021.04.16 21:58 Address Modify/Delete Reply

    유익한 정보네요! ^^

  2. 570 2021.04.17 02:33 Address Modify/Delete Reply

    웨이퍼 공정과 Sk 실트론에 대해 새롭게 알아갑니다 ^^

  3. ㅈㅈㄱ 2021.04.17 04:23 Address Modify/Delete Reply

    알차고 멋진 내용 ^^~ 계속 힘써주세요 :)

  4. 감자대장 2021.04.23 17:28 Address Modify/Delete Reply

    좋은 정보 너무 좋아요~~

완벽한 반도체 공정을 위하여! SK하이닉스 Utility 직무 톺아보기

SK Careers Editor 박다솔

 

 

 

SK하이닉스의 흥미로운 직무를 알아보는 '직무 톺아보기' 시간!

Utility 직무에 대한 소개부터 Utility 직무 합격 꿀팁까지!?

SK하이닉스 Utility 직무, 이 영상 하나로 총정리 해드립니다!

 

 

 

 

Posted by SK Careers Journal skcareers

댓글을 달아 주세요

SK하이닉스의 나침반, 기술혁신팀!

 

 

SK Careers Editor 김수정

 

 

 

 

 

오늘은 SK하이닉스 수많은 팀 중 ‘기술혁신팀’에 대해 알아보려고 합니다.

 

‘기술혁신팀’은 각 단위 공정의 기술 문제를 분석하고 방향성을 제시한다는 점에서 SK하이닉스의 ‘나침반’이라고 할 수 있습니다. SK하이닉스의 나침반이 되기 위해서는 어떤 역량과 태도가 필요할까요? 이번 기사에서는 이상열 TL님을 만나 기술혁신 업무에 대해 이야기 나눠보았습니다.

 

 

 

 

 

 

안녕하세요. M&T 기술혁신팀에서 근무 중인 이상열 TL입니다. Fab Process 내 공정 및 소재 엔지니어를 거쳐 현재 진단기술 업무를 수행하고 있습니다.

 

 

 

 

 

반도체 양산 Fab에서 운영되는 수백 대의 장비를 관리하며, 유의차’를 최소화하는 것을 목표로 업무를 수행하고 있습니다. 동일한 Fab 장비에 같은 input을 투입했음에도 장비마다 다른 결괏값이 도출될 때가 있습니다. 이때 올바른 값과 오류가 있는 값의 차이를 ‘유의차’라고 합니다. A 음식점과 B 음식점이 동일한 재료 및 조리기구를 사용하더라도 다른 맛을 내는 경우와 유사한 사례라고 할 수 있습니다.

 

‘유의차’의 발생은 곧 일관되지 못한 품질을 의미합니다. 따라서 기술혁신팀에서는 장비의 유의차를 줄이기 위한 개선활동을 진행하고 있습니다. 구체적으로는 장비와 부품, 원천 소재를 효율적으로 개선하고 관리하며, 위 요소들을 표준화하는 역할을 수행합니다. 이를 통해 공정에 사용되는 장비가 Best Performance를 발휘하도록 관리하고 있습니다.

 

 

 

 

필수 역량으로는 Data 해석 역량이 있습니다. Data 해석 역량이 있다면 장비에서 추출되는 Data를 해석함으로써 기술 문제 해결의 방향성을 제시할 수 있기 때문입니다. 그런데 이러한 역량은 하루아침에 증진되는 것이 아닙니다. 따라서 충분한 기간 동안 다양한 Data를 접하면서, 해당 Data를 논리적이고 통계적으로 분석해보시기를 바랍니다.

 

 

 

 

 

단일 Data만 분석하는 것이 아니라, 유관 Data를 연계해서 생각해보라고 말씀드리고 싶습니다. Data 간의 상관관계, 공통점 및 차이점 등을 분석함으로써, Data의 정합성을 추구할 수 있습니다. 

 

 

 

 

 

 

반도체 8대 공정 (Photo, Etch, CVD, PVD, Diffusion, Implant, CMP, Cleaning)과 같은 전반적인 반도체 제조업의 프로세스를 이해하고 오시면 좋습니다. 또한, Excel 능력과 기본적인 통계 지식도 실무에 도움이 됩니다. 특히 Excel은 엔지니어가 가장 많이 사용하는 프로그램 중 하나입니다. Excel Data로 분석을 시작해 python을 활용하여 Big data 등을 연계 분석하는 경우도 매우 많습니다. 즉, EXCEL은 실무의 기초가 되므로 함수 및 수식, 매크로 등을 막힘없이 사용할 수 있을 정도로 익숙해진다면 업무에 큰 도움이 될 것이라 생각합니다.

 

 

 

 

 

 

반도체 8대 공정을 전반적으로 이해해볼 수 있다는 점입니다. 기술혁신팀은 부품, 장비, 소재 관련 분야의 전문가로서, 전사의 문제점을 도출하고 표준화를 통해 문제를 개선하고 있습니다. 이를 통해 반도체 전 공정의 최적화를 유도하는 전문가로 성장할 수 있다는 점이 가장 큰 장점인 것 같습니다.

 

 

 

 

 

 

제가 면접관이라면 일에 대한 열정패기, 그리고 끈기를 우선적으로 볼 것입니다. 위 3가지 요소가 검증된 이후에는, 창의적 발상문제해결 능력을 검토할 것 같습니다. 기술혁신 업무에서는 기술 난제를 해결하는 업무도 수행하게 되는 만큼, 난제를 패기 있게 해결하는 태도를 보여주셨으면 합니다. 난제 해결 과정에서 창의성과 논리성을 발휘할 수 있음을 강조한다면, 좋은 점수를 얻으시는 데 도움이 될 것이라고 생각합니다.

 

추가적인 팁을 드리자면, 신기술과 SK하이닉스의 접점을 고민해보시기 바랍니다. 개인적으로도 업무와 관련된 논문 및 학회 발표 등의 주요 업계 활동을 꾸준히 모니터링하고 있습니다. 지원자분들도 업계 동향이나 신기술 등을 지속적으로 학습해보시기를 추천드립니다.

 

모두 힘든 시국에 취업 준비하느라 고생 많으실 텐데, 열심히 노력하신 만큼 좋은 결과 얻으시길 바랍니다.

 

 

 

 

 

 

비전공자인 에디터도 이해가 쏙쏙 되는 이상열 TL님과의 인터뷰였습니다. 반도체 공정의 안정적인 진행을 책임지고 계신다니! SK하이닉스의 나침반이라고 불릴 만하네요. J Data 해석 능력을 강점으로 전 공정의 표준화 업무를 잘 수행할 자신이 있다! 하시는 분들은 기술혁신팀에 지원해보세요!

 

 

 

 

 

Posted by SK Careers Journal skcareers

댓글을 달아 주세요

[반도체 공정] 반도체? 이 정도는 알고 가야지: 

(8)Wafer test & Packaging 공정

SK하이닉스 취준생이라면 꼭 알아야하는 반도체 공정! 7번째 공정 포스팅에 이어, 마지막 공정 관련 포스팅을 준비했습니다. 함께 알아볼까요?


SK Careers Editor 한수정


여러분 다들 한 번쯤은 남자친구 혹은 여자친구에게 줄 편지와 선물 준비해보신 적 있으시죠? (잠시 눈물을 닦아봅시다..) 반도체를 완성하기 위한 마지막 두 공정이 이와 매우 비슷한데요.



선물을 주기 전에 정성스레 쓴 편지에 오탈자는 없는지, 빠진 선물은 없는지, 케이크의 상태는 양호한지 최종적으로 체크하는 단계 ☞ 반도체 공정에서는 “Wafer TEST공정”



포장은 선물의 완성! 선물을 주기 전 꼼꼼한 포장하는 단계  반도체 공정에서는 “Packaging”




# Wafer TEST공정이란?

 Wafer TEST공정은 웨이퍼 상태에서 여러가지의 검사를 통해 각 칩들의 상태를 확인하는 과정을 말합니다. 지난 컨텐츠에서 살펴 본 공정과 최종적인 제품의 형태를 갖추는 패키징 공정 사이에 진행되는데요. 이 과정을 통해 웨이퍼 상태의 반도체 칩의 불량여부를 선별할 수 있고, 설계 상의 문제점이나 제조 상의 문제점을 발견해 수정할 수 있습니다. Wafer TEST공정을 거치면 이후 진행되는 패키징 공정 작업의 효율이 높아집니다.


# Wafer TEST공정의 네 단계

 Wafer TEST공정은 반도체의 수율을 높이기 위해 반드시 필요한 공정입니다. 수율은 쉽게 말해 웨이퍼 한 장에서 사용할 수 있는 정상적인 칩 수를 계산한 것인데요. 수율이 높을수록 생산성이 높다는 의미가 됩니다. 그러므로 높은 수율을 얻는 것은 매우 중요합니다. 그렇다면 Wafer TEST공정은 크게 어떻게 이루어져 있을까요?


 

1) EPM & WFBI

 EPM은 Electrical Parameter Monitoring의 약자로 반도체 직접회로(IC) 동작에 필요한 개별소자들의 전기적 직류 전압, 전류 특성의 파라미터를 테스트해 잘 작동하는지를 판별하는 과정입니다. WFBI는 Wafer Burn In의 약자로 웨이퍼에 일정 온도의 열을 가한 다음 AC/DC 전압을 가해 잠재적 불량 요인을 찾아내는 과정입니다. 이 두 과정을 통해 제품 초기에 발생하는 높은 불량률을 효과적으로 제거할 수 있습니다.


2) Hot & Cold Test

 전기적 신호를 통해 웨이퍼 상의 각 칩들에 이상이 있는지 판정합니다. 이상이 있는 칩 중 수선이 가능한 것들은 수선 공정에서 처리할 수 있도록 정보를 저장하는데요. 이 때, 특정 온도에서 발생하는 불량을 판별하기 위해 높은 온도 혹은 낮은 온도에서 테스트합니다.


3) Repair & Final Test

불량품에 대해서는 Electrical Rupture를 통해 Repair하고, 수선이 끝나면 Final Test를 통해 수선이 제대로 이루어졌는지 검증하고 양품인지 불량품인지를 최종적으로 판단합니다.


4) Inking

말 그대로 ‘잉크를 찍는 공정’입니다. 불량 칩에 특수 잉크를 찍어 육안으로 불량칩을 식별할 수 있도록 하는 과정인데, 과거에는 실제 잉크를 찍었지만 현재는 실제 잉크를 찍지 않고 전산화하여 관리하고 있습니다. 불량으로 전산 처리된 칩은 조립 작업이 진행되지 않으므로 시간이나 경제적 측면에서 긍정적인 효과가 있겠죠? Inking공정까지 마친 웨이퍼는 품질 검사를 거쳐 조립 공정으로 이동됩니다.



 


# Packaging공정이란?

Packaging공정을 더 세부적으로 나누면, Package공정과 Package Test공정으로 나눌 수 있습니다.반도체 칩은 전자기기의 구성품으로서 필요한 위치에 장착되어야 하기 때문에 적절한 모양으로 패키징되어야 하는데요. 외부의 전원 공급 및 입출력 신호 전류들이 흐를 수 있도록 만들어주어야 하고, 반도체 칩을 외부로부터 보호할 수 있어야 합니다. 


# Package공정의 여덟 단계

둥근 웨이퍼가 작은 반도체칩이 되기까지 다양한 과정을 거치게 되는데요. Package공정의 각 과정에 대해 조금 더 알아볼까요?

 


1) Back Grind

FAB작업이 완료된 두꺼운 웨이퍼를 얇은 다이아몬드 휠로 연마해 얇은 반도체가 될 수 있도록 만드는 과정입니다.


2) Wafer Saw

다수의 칩으로 되어있는 웨이퍼를 낱개의 칩으로 분리합니다.


3) Die Attach

분리한 칩 중에서 양품으로 선별된 개별 칩을 웨이퍼 상에서 떼어내어 외부와 전기적 연결 단자인 Substrate 기판에 접착합니다.


4) Wire Bond

칩의 단자와 Substrate의 단자를 전기적으로 연결해줍니다.


5) Mold

습기, 열, 물리적 충격 등으로부터 보호하기 위해 열경화성 수지인 EMC로 기판을 감싸줍니다.


6) Marking

레이저를 이용해 제품번호를 각인합니다.


7) Solder Ball Mount

PCB와 Package를 전기적으로 연결할 수 있도록 Substrate에 Solder ball을 부착해 아웃단자를 만들어 주는 과정입니다.


8) Saw Singulation

Substrate를 한 개의 개별 제품으로 분리해주는 과정으로, Package의 마지막 단계입니다.


#Package Test의 세 단계

이렇게 완성된 반도체는 최종적으로 Package Test를 거쳐야 하는데요. DRAM의 패키지 테스트 과정을 예시로 살펴볼까요?

 


1) DC Test & Burn-in 

DC Test는 설계 및 조립공정을 거치면서 발생된 불량을 선별하는 공정이며, Burn-in공정은 극한 조건을 가한 후 테스트를 진행함으로써 불량 가능성이 있는 제품을 사전에 검사하는 것입니다. 이 과정을 통과해야 반도체 칩이 들어가는 전자기기가 오류 없이 작동할 수 있는 신뢰성을 갖게 됩니다.


2) Main Test

 DC Test Burn in 을 통과한 제품들은 상온, 저온 공간에서 전기적 특성과 기능을 검사 받습니다. 특히 Main test에서는 반도체분야 국제표준인 JEDEC Spec을 맞추기 위한 까다로운 검사가 진행될 뿐만 아니라, 추가로 고객이 요구한 다양한 환경에 맞추어 테스트를 진행합니다. 이 테스트를 통과해야만 Final Test로 가게 됩니다.


3) Final Test 

고온에서 반도체의 전기적 특성과 기능을 검사 받는 과정으로 ‘완벽한 반도체’가 되기 위한 마지막 단계입니다. 



이번 포스팅을 마지막으로, 지금까지 반도체 공정에 대해 쭉 살펴보았는데요. 면접에서 반도체 공정 관련 질문이 들어온다면 자신 있게 대답하실 수 있었으면 좋겠습니다. SK Careers Journal에서 준비한 반도체 공정 포스트로 SK하이닉스에 더욱더 가까워지는 여러분이 되시길 바랄게요!



 



Posted by SK Careers Journal skcareers

댓글을 달아 주세요

반도체? 이 정도는 알고 가야지: (7)금속(Metalization)공정

 

SK하이닉스 채용을 준비하는 취준생이라면 꼭 알아야하는 반도체 공정! 지난 6번째 공정 포스팅에 이어, 7번째 공정 관련 포스트를 준비했는데요. 먼저 몸풀기 용 퀴즈 하나 풀고 자세히 알아보도록 하겠습니다.

 

SK Careers Editor 한수정

 

 

 

 

 

 

 

 

정답은 ② 금속 공정입니다.

 

정답을 맞추신 당신! 당신은 반도체 전문가, 조금 더 깊은 이해를 위해 이 글을 읽어보세요. 

정답을 못 맞추신 당신! 조금만 더 공부하면 반도체 전문가가 될 수 있어요. 그런 의미에서 이 글을 읽어 보세요.

 

 

#금속 공정이란?

금속 공정(Metalization)은 금속 형성 공정 혹은 금속 배선 공정이라고도 불립니다. 반도체는 각 층의 연결을 통해 회로의 작동이 이루어지는데요. 이를 위해 필요한 공정이 ‘금속 공정’입니다. 외부에서 얻어지는 전기적 에너지를 받아 소자들끼리 신호가 섞이지 않고 전달되도록 선을 연결해주어야 합니다.

 

#금속 공정에 사용되기 위한 ‘금속의 조건’

 

모든 종류의 금속이 금속 공정에 사용될 수 있을까요? That’s No No. 전극층을 형성하고 각 층을 연결하기 위해 사용되는 금속에는 몇 가지 조건이 있습니다.

 

 

 

1) 웨이퍼와의 부착성

: 반도체 기판, 즉 실리콘 웨이퍼와의 부착성이 좋아야 합니다. 즉, 쉽게 부착되고 부착 강도가 뛰어나 얇은 박막으로 증착 할 수 있어야합니다.

 

2) 낮은 전기저항

: 금속선은 회로패턴을 따라 전류를 전달하는 역할을 합니다. 그러므로 전기저항이 낮은 물질이어야 합니다.

 

3) 열적•화학적 안정성

: 금속 배선 공정 이후의 공정에서 만들어 놓은 금속선의 특성이 변하지 않는 것이 중요합니다. 따라서 이후 공정에 대해 열적, 화학적 안정성이 뛰어난지 꼭 고려해주어야 합니다. 

 

4) 패턴 형성의 용이성

: 반도체 회로 패턴에 따라 금속선을 만드는 작업 과정이 쉬운지를 확인해야 합니다. 좋은 금속 재료이더라도 식각 등 공정 특성에 맞지 않으면 배선 재료로 쓰이기 어렵기 때문입니다.

 

5) 높은 신뢰성

: 신뢰성이란 반도체의 향후 품질을 말합니다. 즉 금속을 선택할 때 반도체의 좋은 품질을 오랜 기간 유지할 수 있는지를 고려해주어야 합니다. 집적회로 기술의 발전으로 점점 그 크기가 미세해지고 있는데요. 금속 배선 또한 작은 크기의 단면에서 끊어지지 않고 오래갈 수 있는지 따져야 합니다. 

 

6) 제조 가격

: 위 다섯 개의 조건을 만족시키더라도 너무 비싼 재료라면 대량 생산을 하는데 어려움이 있기 때문에 부적합합니다.

 

이러한 조건을 만족시키는 단일층 재료로는 알루미늄(Al), 구리(Cu) 등이 있고, 다층구조로는 티타늄(Ti) 텅스텐(W)등이 있습니다.

 

 

 

# 금속 박막 형성 과정

조건에 맞는 금속이 준비되었으면 이제 본격적으로 금속 공정을 시작해야겠죠? 단일층 재료로 많이 사용되는 알루미늄(Al)과 구리(Cu)의 공정을 조금 더 자세히 알아봅시다.

 

 

<Al 증착 ▶ PR Coating ▶ Photo ▶ Develop ▶ Al Etch ▶ PR Strip>

 

 

알루미늄은 저항이 낮고, 산화막(SiO2)과의 접착성이 우수해 금속 공정에 적합한 물질입니다. 하지만 실리콘과 만나면 섞이려는 성질이 있어서, 접합면 사이에 Barrier metal이라 불리는 금속을 넣어 상하는 것을 방지해주어야 합니다. 금속 배선 공정 역시 증착을 통해 이루어지는데, 알루미늄의 경우 주로 Sputtering에 의해 증착됩니다.

 

 

 장 점  단 점


 - 가격이 저렴해요
- 박막 상태에서도 bulk 상태와 비슷한
높은 전기전도도를 가져요
- 박막 증착이 쉬워요
- 산화막(SiO2)과의 접착력이 우수해요
 
 - Hillock이 발생해요
- 전자이동으로 수명이 짧아요
- 부식이 잘 돼요

 

 

 

<SiO2 증착 ▶ PR Coating ▶ Photo ▶ Develop ▶ SiO2 Etch ▶ PR Strip▶ Cu 매립 ▶ CMP>

 

구리는 알루미늄이 텅스텐보다 비저항이 낮아, 같은 저항값을 갖는 금속선에 대해서 보다 미세하게 패턴 제작을 할 수 있어 사용되고 있습니다.

 

 단 점
 - 알루미늄보다 비저항이 낮아요
- 알루미늄보다 녹는점이 높고 
diffusivity가 낮아요
- electromigration이 억제되어서 
반도체의 신뢰도가 높아져요
 - etch가 어려워요
- SiO2를 확산으로 지나가기 때문에 
확산 방지막이 필요해요
- 패턴형성이 어려워 damascene 공정을 
사용해야 해요
 

 

#금속 박막 형성 방법

 

금속 박막을 형성하는 방법에는 크게 세 가지가 있습니다. 화학적 반응으로 박막을 형성하는 방법인 CVD(Chemical Vapor Deposition), 물리적 기상 증착법인 PVD(Physics Vapor Deposition)가 있습니다. 또, PVD와 CVD 방식의 한계를 극복하기 위해 원자층을 증착하여 박막을 형성하는 ALD(Atomic Layer Deposition)이 주목을 받고 있습니다.

 

 [   PVD   ]

 

장점  단점
 - 저온 증착이 가능해요
- 모든 물질을 증착할 수 있어요
- 불순물이 적어요
 - Step coverage가 좋지 않아요
- 조성 조절이 어려워요
- 얇은 두께를 조절하기 어려워요 



 [   CVD   ]

 

 

 

장점  단점
 - Step coverage가 좋아요
- 조성이나 두께를 조절하기 유리해요
 - 대부분의 공정이 고온에서 진행되어야 해요
- 반응 변수가 복잡해요
- 유독 가스를 사용하기 때문에 위험해요

 

 

 

 

 

 [   ALD   ]

 

 장점  단점
 - CVD 대비, 낮은 온도에서 공정할 수 있어요
- Step coverage가 좋아요
- CVD 대비 조성이나 두께 조절이 유리해요 
 - 유독 가스를 사용하기 때문에 위험해요
 

 

 

 

이번 7번째 공정까지의 포스팅을 통해 웨이퍼 제조에서부터 회로의 작동이 이루어지는 과정까지 살펴보았습니다. 다음 “반도체? 이 정도는 알고 가야지”에서는 완벽한 반도체가 되기 위한 마지막 단계인 TEST&Packaging에 대해 알아보도록 하겠습니다. 취준생 여러분, 이후 면접 전형에 참여하실 때,  ‘반도체 공정’은 기본인 거 아시죠? 저희 SK Careers journal에서 준비한 반도체 공정 포스트로 면접 준비 잘 하시길 바랄게요!

 

 

 

 

Posted by SK Careers Journal skcareers

댓글을 달아 주세요

  1. 효리 2018.06.01 20:25 Address Modify/Delete Reply

    좋은정보 감사해요👍

  2. 문돌이 2020.03.03 17:53 Address Modify/Delete Reply

    절연막이 뭐죠.? 절연막은 왜 있는건가요?

    문돌이좀 구해주세요...

    • ㅇㅅㅇ 2020.11.06 19:34 Address Modify/Delete

      전기가 통하지 않는 물질을 의미합니다. 금속 배선 사이 전기 간섭을 방지합니다. 비유하자면 차도로 중앙가드레일 같은겁니다. 전기가 금속 길을 지나가다 다른 길로 못가게 해주죠

  3. 철자오류?? 2021.10.21 15:58 Address Modify/Delete Reply

    metallization 아닌가요

반도체? 이 정도는 알고 가야지: (6) 박막증착 공정

안녕하세요 여러분! 반도체 공정 중 6번째 공정인 박막 공정(Thin film deposition) 시간입니다. 식각(Etching)공정을 완료한 웨이퍼가 이제는 박막이라는 옷을 입게 됩니다. 박막이란 1마이크로미터(μm) 이하의 얇은 막을 말하는데요. 이런 박막을 웨이퍼 위에 입히게 되면 전기적인 특성이 나타나게 되는 것이지요. 더욱 자세한 내용을 알아볼까요?!

 

SK Careers Editor 김시우

 

1. 박막 입히기 정말 막막...

위에서 언급한 것처럼 박막이란 정말 얇은 막을 말합니다. 웨이퍼보다도 훨씬 얇은 막을 어떻게 입히지, 라는 생각에 증착 공정이란 정말 막막해 보입니다. 반경이 100mm인 웨이퍼에 1 μm 박막을 씌우는 것은 마치 반경이 100m인 땅에 테이프 두께보다 더 얇은 막을 정교하게 입혀야 하는 것이니 정말 막막하지 않으신가요? 


따라서 이러한 박막 공정은 정말 정확하고 세밀한 작업을 요합니다. 모든 반도체 공정이 그렇듯 말입니다.

 

2. PVD와 CVD 
우선 박막을 만드는 방법은 크게 두 부류로 나뉩니다.  PVD(Physical Vapor Deposition)와 CVD(Chemical Vapor Deposition)이죠. 두 방법의 차이는 ‘물리적인 방법으로 증착하느냐, 화학적으로 증착하느냐’ 입니다. PVD는 또 크게 Thermal evaporation , E-beam evaporation , Sputtering으로 나뉩니다. 이렇게 말하니 벌써부터 막막하신가요? 따라서 아래 표를 준비했습니다!


 


<Deposition의 종류를 나타낸 표>


표를 보니 박막을 입히는 방법이 정말 많다는 것을 알 수 있겠죠? 이렇게 방법이 많은 이유는 각 방법마다 사용하는 재료가 다르고 장단점이 다 다르기 때문입니다.

 

먼저 PVD는 금속박막 증착에 주로 사용되고 화학반응을 수반하지 않는다는 게 특징입니다. 즉 물리적인 방법으로 박막을 증착한다는 것인데요. 그 중 하나인 Sputtering을 살펴보도록 하죠.

 

Sputtering 이란 아르곤(Ar) 가스를 이용해 증착하는 방식입니다. 먼저 진공 챔버에 Ar가스와 자유전자가 존재합니다. 이때 Ar 가스에 높은 전압을 가해주게 되면  이온으로 변화하게 됩니다. 증착이 되야할 기판엔 (+)전압을, 증착하고자 하는 물질인 타겟층엔 (–)전압을 걸어줍니다.


자유전자와 Ar 기체 간의 충돌로 이온화된 는 (-) 상태인 Target층과 부딪힙니다. 이후 Target 물질이 분리되어 기판(Substrate) 쪽으로 증착이 됩니다. 이후 Ar과 자유전자의 충돌은 끊임 없이 일어나며 증착이 진행됩니다.

 

<Sputtering 모식도>


두 번째 방식으로는 CVD가 있습니다. CVD란 Chemical Vapor Deposition 의 줄임말로 우리말로는 화학기상증착법이라고 불립니다. 가스의 화학 반응으로 형성된 입자들을 외부 에너지가 부여된 수증기 형태로 쏘아 증착시키는 방법인데요. 이는 도체, 부도체, 반도체의 박막 증착에 모두 사용 가능하다는 장점이 있습니다. 이러한 이유로 대부분의 반도체 공정에서는 화학적 기상증착방법을 사용하고 있습니다. 이중 특히 PECVD (Plasma Enhanced CVD)는 플라즈마를 사용해 저온 공정이 가능하고 두께 균일도를 조절할 수 있으며 대량 처리가 가능하다는 장점 때문에 가장 많이 이용되고 있습니다.

 

<PECVD (Plasma Enhanced Chemical Vapor Deposition) 모식도>


여러분 혹시 식각(Etching)과정에서 “플라즈마” 상태 기억나시나요? 플라즈마란 이온, 자유전자, 중성원자 들로 이루어진 물질의 제4상태를 말합니다. PECVD의 원리를 간단히 설명하자면 반응시킬 기체를 주입하고 플라즈마 상태를 만들기 위해 전압을 수직으로 걸어줍니다. 따라서 플라즈마 상태로 이온화된 기체들이 서로 화학반응을 하여 원하는 물질이 기판에 고르게 쌓이게 되고 나머지 이온들은 결합하여 기체로 배출되게 되는 것이죠. 이해가 되셨나요?

 

3. PVD와 CVD 장단점과 주요인자

 

 장점

단점 

 PVD

 * 저온공정

 * 진공상태 (불순물 오염 적음) 

 * 증착속도 느림

 * 박막 접합성 떨어짐

 CVD

 * 접합성 및 박막 품질 좋음 

 * 고온공정으로 인한 재료 선택 문제

 * 두께 조절 컨트롤 어려움 존재 

<PVD, CVD 장단점을 나타낸 표>


PVD와 CVD는 방법이 다를 뿐만 아니라 장단점도 다르며 그 안에서의 방법들도 많은 차이가 있습니다. 증착에서의 주요 인자로는 품질, 두께 균일도, Step Coverage , Filling이 있는데요, 모두 균일함을 나타내는 요소라고 할 수 있겠습니다.


자, 여러분! 이번 시간은 부도체인 실리콘 웨이퍼가 전기적인 특성을 갖게 되는 증착 (Deposition) 공정에 대해 배워보았습니다. 증착을 할 때 중요한 요소는 바로 정교함입니다. 얼마나 균일하게 증착했는지가 반도체의 품질을 좌우하죠. 더욱더 발전하는 SK하이닉스의 증착 공정은 어떤 모습일지 지켜봐주세요~!



Posted by SK Careers Journal skcareers

댓글을 달아 주세요

  1. 반돠체 2019.11.03 14:52 Address Modify/Delete Reply

    cvd가 두께균일도조절할스있는게 장점이라하셨는데
    왜 표에는 두께조절컨트롤이 단점인가요?

    • 지나가다 2019.12.17 10:07 Address Modify/Delete

      그냥 CVD는 어렵고, 그건 PECVD의 장점이 아닐까요?

반도체? 이 정도는 알고 가야지: (5)확산(Diffusion) 공정

안녕하세요, 여러분 오랜만입니다! 이번 시간에는 증착(Deposition) 공정이 아닌 확산(Diffusion) 공정을 진행해보려 합니다. 증착(Deposition) 공정 전에! 꼭! 알고 가야할 내용이 있어서 확산 공정부터 다루어 보려고 합니다. 확산 공정은 반도체 칩에 특별한 성질을 만들어 내는 정말 필수적인 요소이니까요! 그럼 지금부터 시작해볼까요?

 

SK Careers Editor 김시우


 

 

1. 확산(Diffusion) 공정이란?

먼저 확산(Diffusion) 공정이란 웨이퍼에 특정 불순물을 주입하여 반도체 소자 형성을 위한 특정 영역을 만드는 것입니다. 식각 과정을 거친 회로 패턴의 특정 부분에 이온 형태의 불순물을 주입하여 전자 소자의 영역을 만들어 주고, Gas간 화학 반응을 통해 형성된 물질을 웨이퍼 표면에 증착함으로써 여러가지 막을 형성하는 공정을 말합니다.

 

 

2. 들어가기 전에

확산 공정을 들어가기 전에 오늘 날에는 확산을 통한 공정을 진행하기보단 이온 주입(Ion Implantation) 또는 rapid thermal annealing 과정을 통해 진행한다는 점을 참고 하시는 게 좋습니다! 하지만 그러한 실제 공정 단계를 알기 위해 먼저 확산 공정에서의 다양한 문제점을 이해하고 가는 것이 중요합니다. 공정에서 말하는 확산 공정은 이온 주입과 annealing 과정을 포함한다고 봐도 무방할 것 같습니다.

*annealing 이란? 금속 재료를 적당한 온도로 가열한 다음 서서히 냉각시키는 조작을 일컬음

 

3. 확산 공정의 기본 

 

<침입형과 치환형 입자>


확산 공정은 먼저 실리콘 막에 얇은 불순물을 도핑 하는 것으로부터 시작합니다. 이때 도핑되는 방법에 따라 치환형 (Substitutional impurity atoms) 또는 침입형 (Interstitial impurity atoms) 두 가지 유형으로 나뉘는데요, 위 그림과 같이 말 그대로 실리콘 결정에 불순물이 “치환”해서 들어가느냐 또는 “침입”해서 들어가느냐 에 따라 나뉘는 것입니다.


모든 물질에는 그 물질의 고유한 패턴인 ‘격자’라는 것이 존재합니다. 즉 Si 격자 라고 하면 실리콘 입자들이 어떤 모습으로 분포해 있는지를 나타내는 말이지요. 격자라는 것이 이론적으로는 일정한 간격으로 표현되지만 실제 Si 격자는 몇몇 입자의 displacing (있어야 할 자리에 있지 않은 현상) 때문에 Vacancy 가 생길 수 밖에 없습니다. 이러한 Vacancy 에 치환형 입자가 들어가게 된다면 실리콘과는 조금 다른 물리적 전기적 특성을 띠게 되겠죠? 침입형 입자 또한 마찬가지 입니다. 이러한 침입형 또는 치환형 입자에는 붕소(Boron), 인(Phosphorus), 비소(Arsenic), 안티몬(Antimony) 등 이 있습니다.

 

 4. 확산 공정에서 중요한 두가지 조건


지난 시간 에칭 공정에서 주요 인자였던 균일도와 식각 속도 기억하시나요?
모든 반도체 제조 공정이 그러하듯 확산 공정도 그 과정이 균일하게 이루어져야 합니다.
따라서 실리콘에 불순물을 주입하여 원하는 IC(집적회로)를 모델링하기 위해, 중요한 두 가지 요소가 있습니다.


 1) Constant Source Diffusion
줄여서 CSD라고 표기하기도 하는데요 이는 확산 공정이 진행되는 동안 실리콘 표면의 불순물의 농도가 일정해야 함을 말합니다. 이 때 단위 면적당 총 불순물 입자의 수 즉 농도를 나타내는 말로 “dose”량 이라는 표현을 사용합니다. 


 2) Limited Source Diffusion
LSD. 이는 공정이 진행되는 동안 dose량이 일정해야 함을 말합니다. 또한 만약 실리콘 격자에 너무 많은 양의 불순물을 doping하게 되면 실리콘을 사용하는 의미가 없어지게 되겠죠?

 

<Ion Implantation>

 

5. 확산의 두 가지 STEP

확산은 두 가지 step으로 진행됩니다. 앞서 말한 CSD는 주로 실리콘의 얇은 표면 막에 불순물이 들어갈 때부터 적용됩니다. 이를 가리켜 pre-deposition step 이라고 말하지요. 두 번째 step은 (LSD) drive-in입니다.  이는 실리콘 표면으로부터 얼마나 깊게 까지 dose를 할 것이냐를 말하는 것이지요. 

 

오늘은 이렇게 pre-deposition -> drive-in 으로 진행되는 확산 과정에 대해 알아보았습니다. 하나의 반도체를 만들기까지 이렇게나 많은 절차가 필요하다니! 벌써 머리가 지끈거릴 수도 있겠지만 완성된 반도체를 꿈꾸며 마지막까지 파이팅입니다!


Posted by SK Careers Journal skcareers

댓글을 달아 주세요

  1. 2020.08.19 08:41 Address Modify/Delete Reply

    LSD 와 CSD의 차이가 무엇인가요?

반도체? 이 정도는 알고 가야지: (3) 포토(Photo Lithography) 공정

 여러분~ 오랜만입니다! 저번 포스팅에서는 다양한 불순물로부터 웨이퍼를 보호하기 위해 산화막을 만들어내는 <산화공정>에 대해서 다루었었는데요. 모두 기억하시나요? 오늘은 그렇게 산화막이 형성된 웨이퍼 위에 반도체 설계 회로를 찍어내는 <포토공정>에 대해 다뤄보도록 하겠습니다. 오늘도 저만 믿고 따라온다면 반도체 8대 공정? 문제 없다구~

 

SK Careers Editor 이미진

 

 

1. 포토 공정이란?

: 제가 서론에서 포토공정을 반도체 설계 회로를 “찍어내는”이라고 표현한 것 모두 기억하시나요? ‘찍다’하면 기억나는 게 무엇인가요? 바로 카메라입니다. 포토공정은 필름카메라로 사진을 찍어 현상하는 것과 같은 원리로 진행됩니다. 조금 구체적으로 이야기하면 반도체 표면 위에 사진 인쇄 기술을 이용하여 회로 패턴을 만들어 넣는 기술을 말합니다. 빛에 반응하는, 필름 카메라에서 바로 필름에 해당하는 감광성 고분자 물질(PR, Photoresist)를 얇게 바른 후 마스크를 올려 놓고 그 위에 빛을 가하여 원하는 패턴을 형성하는 과정을 말합니다.

 

2. 감광성 고분자 물질(PR, Photo Resist)
: PR은 3가지 물질로 이루어져 있습니다. PR을 보관하기 위해 외부 빛의 노출을 방지하고자 사용하는 액체인 Solvent, 폴리머 결합으로 이루어진 물질인 Resin, 그리고 마지막으로 빛에 반응하는 화합물 Photoactive Compound(PAC), 이 PAC는 크게 Positive PR과 Negative PR로 나누어집니다.

 

 

3. 포토공정 과정
포토공정 과정은 Surface Preparation -> Spin Coating -> Soft Baking -> Alignment & Exposure -> Post-expose Baking -> Develop -> Rinse-dry -> Hard Baking으로 이루어져있습니다. 이렇게 보니 무슨 말인지 도통 모르겠죠? 그래서 쉽게 설명하기 위해 이 전체 공정을 위에서 설명한 PR과정, 노광, 웨이퍼에 회로도를 찍어내는 Develop 과정. 이렇게 크게 세 개의 과정으로 구분할 수 있습니다.

 

1) 노광
: 노광 과정에는 Mask Layer 사이를 정확한 위치에 맞추는 Alignment과정과 감광막에 빛을 쏘아 패턴이 형성되도록 하기 위한 과정인 Exposure로 나눌 수 있습니다. 이 과정을 거치면 패턴이 형성됩니다. 노광은 필요에 따라 세 가지 모드로 진행될 수 있습니다.

 

 

2) Develop
: 현상(Develop)은 필름 카메라에서 사진을 현상하는 과정과 같으며, 이 공정에서 패턴의 모양이 결정됩니다. 현상 과정을 지나면, 노광에 의해 빛에 노출된 부분, 노출되지 않은 부분을 선택적으로(Positive, Negative PR) 제거하여 회로 패턴을 형성하게 됩니다.

 

지금까지 웨이퍼 위에 반도체 회로를 찍어내는 포토공정에 대해 설명해드렸습니다. 헷갈리는 부분이 많았을 것 같은데요. 모두 잘 따라오셨나요? 헷갈릴 수 있는 Positive, Negative PR, 그리고 다양한 노광 방법들은 다시 한 번 위로 올라가서 읽어보는 건 어떤가요? 8대 공정 중 총 3개의 공정이 끝났습니다. 남은 5개의 공정도 열심히 Follow Me~!




 


Posted by SK Careers Journal skcareers

댓글을 달아 주세요

  1. 하재식 2017.08.17 01:30 Address Modify/Delete Reply

    프로젝션에서 가운데 파란건 무엇이죠?!
    빛의 회절을 막아주는 물질인가요?!
    궁그미..

    • 이미진 2017.08.17 11:29 Address Modify/Delete

      프로젝션 렌즈입니다. 이 렌즈를 통해 원하는 부분에 원하는 크기만큼의 빛을 조사할 수 있게 됩니다. 기사 읽어주셔서 감사합니다 :-)

  2. 하재식 2017.08.17 15:28 Address Modify/Delete Reply

    오호 감사합니다 ! 기사 재밌어요 !

  3. 너구리 2017.09.13 05:12 Address Modify/Delete Reply

    Surface Preparation과 Spin Coating이 뭔가요? 혹시 웨이퍼 준비 또는 레티클 준비 그리고 spin coating은 PR 도포를 얘기하시는 건가요?

    그리고 Projection lens는 뭔가요? 모든 레티클 아래에 렌즈가 위치하지 않나요? Projection lens라는 것은 또 다른 렌즈인가요?

    나머지 공정들은 어디를 클릭해야 볼 수 있나요? 못 찾겠어요. Photo 공정 다음 또는 현상공정 다음이요..

    • 이미진 2017.09.15 14:16 Address Modify/Delete

      기사 읽어주셔서 감사합니다. surface preparation과정은 말 그대로 포토 공정에 앞서 웨이퍼를 준비하는 과정입니다. 웨이퍼를 클리닝하고 수분을 제거하는 등의 공정이 포함됩니다. spin coating은 말씀하신 것처럼 PR을 도포하는 과정입니다.

      그리고 두번째 질문은 잘 이해가 되지 않아서 제가 아는 한에서 설명해드리자면, 노광 방법에는 크게 두가지의 방법이 있습니다. 영상과 투영방법인데요. 기사에서 설명한 좌측의 두 방법이 영상법, 그리고 projection lens를 사용한 방법이 투영법입니다. 좌측의 두 방법은 렌즈를 사용하지않고 직접 노광하며 mask 하나 당 웨이퍼에 한 번 노광하게 됩니다. 반면에 projection lens를 이용한 방법은 그 렌즈를 통해 mask를 확대했다가 다시 축소하는 방법으로 웨이퍼 안에서 아주 좁은 공간에 그리고, 또 옆으로 가서 그리고 하는 방법입니다. 질문에서 reticle이라는 단어를 사용하신 것으로 보아 아마 이 세번째 노광법을 말씀하신 것 같습니다. 레티클은 이 투영노광법 사용을 위해 여러 번 반복적으로 위치를 바꿀 수 있도록 만든 마스크입니다. 이 의도로 물어보신 것이 맞다면 그 방법은 모두 렌즈가 위치하는 것이 맞고, 그 렌즈가 projection lens입니다. 제가 기사에서 설명한 것은 그 방법 이외에 렌즈를 사용하지 않고 직접 노광하는 방법도 있다는 것입니다.

      이상입니다. 저도 답변 드린 내용은 정확하지 않은 정보일 수 있기 때문에 의문이 드신다면 답변 달아주세요! 그리고 포토 공정 다음 기사는 아직 업로드 되지 않은 상태이며, 곧 업로드 예정입니다!^_^

  4. 송영석 2019.10.05 18:14 Address Modify/Delete Reply

    안녕하세요! 노광 과정에는 Mask Layer 사이를 정확한 위치에 맞추는 Alignment과정과 감광막에 빛을 쏘아 패턴이 형성되도록 하기 위한 과정인 Exposure로 나눌 수 있습니다.
    라고 되어 있는데 마스크 레이어 사이를 정확한 위치에 맞추는 alignment라는 말이 웨이퍼에 마스크른 겹겹히 써서 이들을 정렬한후 노광을 해준다는 의미인가요?

    • SK Careers Journal skcareers 2019.10.07 17:21 신고 Address Modify/Delete

      안녕하세요! :) 겹겹으로 쓰는 것이 아니라, 빛을 원하는 위치에 정확하게 조사하기 위해 마스크를 웨이퍼와 정렬시키는 과정입니다. 회로도의 밑그림을 그리는 작업으로 생각하시면 됩니다. 감사합니다!

반도체? 이 정도는 알고 가야지: (2) 산화(Oxidation) 공정

지난 시간에 반도체 8대 공정 중 첫 번째 공정인 ‘웨이퍼 공정’에 대해 소개해드렸었는데요. 오늘은 그렇게 힘들게 만들어진 웨이퍼 표면을 보호하기 위한 공정인 ‘산화 공정’을 소개해드리려 합니다. 오늘도 눈 똑바로 뜨고 흡수할 준비 되셨나요? 그럼 시작~


SK Careers Editor 이미진

 



1. 산화 공정이란?

가장 먼저 산화 공정이 어떤 말인지 알고 가야겠죠? ‘산화 공정’이란, 실리콘(Si) 기판 위에 산화제(물(H2O), 산소(O2))와 열에너지를 공급하여 이산화규소(SiO2) 막을 형성하는 공정을 말합니다. 

이때 만들어지는 산화막은 회로와 회로 사이에 누설 전류가 흐르는 것을 막아줄 뿐만 아니라, 이온주입공정에서 확산 막아주는 역할, 식각 공정에서 엉뚱한 곳이 잘못 식각 되는 것을 막는 식각 방지막 역할을 합니다. 이렇게 다양한 종류의 보호막이 되어 웨이퍼를 지켜주는 것이죠. ‘산화’의 이해가 어려우시다면, 철(Fe)이 녹스는 현상을 생각하시면 됩니다.


2. 산화 공정 방법

: 산화 공정 방법에는 열을 통한 열산화(Thermal Oxidation), 화학적기상증착산화(Chemical Vapor Deposition), 전기화학적산화(Electrochemical Oxidation) 등의 종류가 있습니다. 그 중 가장 많이 사용되는 방법은 고온에서 얇고 균일한 실리콘 산화막을 형성하는 열산화 방법입니다. 이러한 열산화 방법은 산화반응에 사용되는 기체에 따라 크게 습식 산화와 건식 산화로 분류할 수 있습니다.




1) 건식 산화(Dry Oxidation)

: 건식산화는 순수한 산소(O2)만을 이용하기 때문에 산화막 성장속도가 느려 주로 얇은 막을 형성할 때 쓰입니다. 성장속도가 느릴 때 얇은 막을 형성하기 유리한 까닭은, 성장속도가 느릴수록 막의 두께를 조정(Control)하기 쉽기 때문입니다. 쉽게 생각하면, 내가 세숫대야에 물을 아주 조금만 채우고 싶을 때, 수도꼭지를 한번에 많이 열어 콸콸 붓기보다, 아주 조금만 열어 조금씩 떨어지게 하는 상황을 생각하면 쉽게 이해가 될 것입니다. 이렇게 얇은 막을 형성할 수 있는 건식 산화는 전기적 특성이 좋은 산화물을 만들 수 있습니다.


2) 습식 산화(Wet Oxidation)

: 습식산화는 산소(O2)와 함께 수증기(H2O)를 사용하기 때문에 산화막 성장속도가 빠르고 두꺼운 막을 형성할 수 있지만, 건식 산화에 비해 산화층의 밀도가 낮습니다. 따라서 산화막의 질이 건식산화에 비해 비교적 안 좋다는 단점이 있습니다. 동일한 온도와 시간에서 습식산화를 통해 얻어진 산화막은 건식산화를 사용한 것보다 약 5~10배 정도 더 두꺼운 경향을 보입니다.


 


3. 이 외에 산화막 성장 속도에 영향을 미치는 것들

: 반도체 사이즈는 점점 작아지고, 이 와중에 산화막은 보호막의 역할을 위해 꼭 필요하므로 산화막의 두께는 반도체 사이즈를 결정하는 데에 아주 중요한 요소로 작용합니다. 따라서 산화막의 두께를 줄이기 위해 산화 공정의 다양한 변수를 조율하게 됩니다. 2번 항목에서 설명 드렸던 습식 산화, 건식 산화도 그 변수의 한 종류라고 말할 수 있으며, 그 이외에도 웨이퍼의 결정 구조, 더미 웨이퍼(가스를 정면으로 닿거나 나중에 닿는 부분의 산화 정도 차이를 줄이기 위해 희생 웨이퍼인 더미 웨이퍼를 활용하여 가스의 균일도를 맞추어 줄 수 있음), 도핑 농도, 표면 결함, 압력, 온도, 시간 등이 산화막의 두께에 영향을 줄 수 있습니다.


오늘은 저와 함께 산화막이 어떤 역할을 하는지, 산화막이 어떻게 형성되는지, 그리고 이러한 산화막의 형성 속도는 어떤 것들에 영향을 받는지에 대해 알아보았는데요. 반도체 8대 공정 중 2개의 공정이 끝났습니다. 다음 시간에는 반도체 위에 회로 패턴을 만드는 식각 공정에 대해 다뤄보겠습니다. 더 빠른 이해를 위해 오늘 다뤘던 내용 한 번 더 읽어보길 바라며 오늘은 이만 안녕~




Posted by SK Careers Journal skcareers

댓글을 달아 주세요

  1. 재식 2017.08.03 18:49 Address Modify/Delete Reply

    오.. 건식이 성장속도가 느린게 단점이라고만 생각했는데 장점이 될 수도 있군요 옹

    • 이미진 2017.08.17 11:34 Address Modify/Delete

      네! 반도체 크기가 나노 단위로 작아지면서, 얇은 맏을 형성하는 건식 산화가 일반적으로 이용되고 있습니다. 성장 속도가 느리지만 더 얇고 더 성능이 좋은 막을 형성할 수 있기 때문입니다.

  2. 하재식 2017.08.17 15:31 Address Modify/Delete Reply

    앗 감사합니다

  3. 에반 2017.09.21 11:18 Address Modify/Delete Reply

    블로그로 퍼가도 되나요?

  4. 심재훈 2019.05.08 09:09 Address Modify/Delete Reply

    마지막 두번째 문장
    "다음 시간에는 반도체 위에 회로 패턴을 만드는 식각 공정에 대해 다뤄보겠습니다."
    식각 -> 포토